<p dir="ltr">I have not run it under linux on pi2 yet. Will have to run and check the result. </p>
<div class="gmail_quote">On 2 Jun 2015 16:16, "Joel Sherrill" <<a href="mailto:joel.sherrill@oarcorp.com">joel.sherrill@oarcorp.com</a>> wrote:<br type="attribution"><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><br>
<br>
On June 2, 2015 5:58:33 AM EDT, Rohini Kulkarni <<a href="mailto:krohini1593@gmail.com">krohini1593@gmail.com</a>> wrote:<br>
>HI,<br>
><br>
>I tried running the dhrystone benchmark with some changes for cache/mmu<br>
>set up.<br>
><br>
>However, the output shows a reduction in performance.<br>
>The time to run through the dhrystone has increased from 12 to 13 and<br>
>dhrystones run per second decreased.<br>
><br>
>According to this result, things were better with caches disabled.<br>
><br>
><br>
>I have been working on this since two days and could not figure out an<br>
>improvement. Any pointers?<br>
<br>
How did it do under Linux on the Pi2?<br>
<br>
<br>
>Thanks.<br>
><br>
><br>
><br>
>On Thu, May 28, 2015 at 8:41 PM, Rohini Kulkarni<br>
><<a href="mailto:krohini1593@gmail.com">krohini1593@gmail.com</a>> wrote:<br>
><br>
>Hi All,<br>
><br>
>I have to implement the cache coherency support for Cortex A7. But for<br>
>A7 MPCore, unlike for A9, I am not able to find any register<br>
>description for the Snoop Control Unit from the TRM.<br>
><br>
>I need help here on how to proceed.<br>
><br>
>Additionally for A9 there is a single bit for A9 in the Auxiliary<br>
>Control Register which enables cache broadcast operations. The register<br>
>format is different for A7 and again I am unable to find how to achieve<br>
>the same for A7.<br>
><br>
>Thanks!<br>
><br>
><br>
><br>
><br>
><br>
>On Tue, May 5, 2015 at 10:42 PM, Joel Sherrill<br>
><<a href="mailto:joel.sherrill@oarcorp.com">joel.sherrill@oarcorp.com</a>> wrote:<br>
><br>
><br>
><br>
>On 5/5/2015 11:11 AM, Rohini Kulkarni wrote:<br>
><br>
>Hi,<br>
><br>
>I am working with the code for bsp hooks. I am referring to existing<br>
>ARM multicore bsp codes, zync mainly.<br>
><br>
>1. There are existing hooks for the raspberry pi. Where should the code<br>
>for the  Pi2 hooks be added?<br>
><br>
>The Pi and Pi2 are remarkably similar so Pi2 should be placed inside<br>
>the Pi BSP directory.<br>
>There is already a Pi2 variant of that code built. But we know specific<br>
>places where there<br>
>are variances. Depending on the scope of what is different, it can be<br>
>as simple as<br>
>a cpp conditional in a .h to select a value or two implementations of a<br>
>single method<br>
>and the Makefile.am picking the right file to build based on the board<br>
>variant.<br>
><br>
>The big question to always ask is: Is this specific to the Pi2 and<br>
>incompatible with the Pi?<br>
><br>
>Since the Pi BSP is still missing capabilities, it is likely code<br>
>common to both will<br>
>be added this summer. For example, did the mailbox interface change? I<br>
>don't know<br>
>but would guess that it didn't.  Each new capability added needs that<br>
>added.<br>
><br>
>And any differences need to be analyzed to pick the least intrusive way<br>
>to provide<br>
>alternate implementations. Or enable special code like the Pi2 SMP<br>
>support which<br>
>is dependent on --enable-smp and being a Pi2.<br>
><br>
>2. Am I right in understanding that I will have to implement A7<br>
>specific functions as have been for A9? I am referring specifically to<br>
>the arm-a9mpcore-start.h<br>
><br>
>Yes.<br>
><br>
>If the code is very similar between the a7 and a9, then a discussion<br>
>on devel@ should occur to decide the best way to minimize duplication.<br>
><br>
>If you end up with a7 specific code, you should follow the location and<br>
><br>
>naming patterns already established. That places it in<br>
>libbsp/arm/shared/...<br>
>so it can be used by any BSP with the right SMP core.<br>
><br>
><br>
>I am referring to existing codes to locate and get hold of what needs<br>
>to be done in the hooks. However, being new to such implementations, I<br>
>am taking longer to understand the details. Any suggestions that might<br>
>help here are welcome<br>
><br>
>The answer will depend on the factors listed above. When code can<br>
>be shared, we want to share it across as many BSPs as makes sense.<br>
>When it is unique to a specific BSP **variant** (e.g. Pi vs Pi2), then<br>
>you want to find the way to account for the variation in the least<br>
>intrusive code way possible.<br>
><br>
>Thanks!<br>
><br>
>On 1 May 2015 12:45, "Rohini Kulkarni" <<a href="mailto:krohini1593@gmail.com">krohini1593@gmail.com</a>> wrote:<br>
><br>
><br>
>Hi,<br>
><br>
>Excited to be a part of  this edition of GSoC! Thanks to everybody for<br>
>helping me get here and congratulations to all the participating<br>
>students!<br>
><br>
>So, now getting to work, firstly I wish to know, specifically from my<br>
>mentors, any changes that must be made to my proposed project or<br>
>schedule.<br>
><br>
>Secondly, are there any specifics for the development blog that we need<br>
>to create for the project? Over time what is the blog expected to<br>
>convey.<br>
><br>
>Also, I have to create a new wiki page for my project as none exists. I<br>
>want to know how to add one.<br>
><br>
>--<br>
><br>
>Rohini Kulkarni<br>
><br>
><br>
>-- Joel Sherrill, Ph.D. Director of Research & Development<br>
>joel.sherrill@OARcorp.com On-Line Applications Research Ask me about<br>
>RTEMS: a free RTOS Huntsville AL 35805 Support Available (256) 722-9985<br>
><br>
><br>
><br>
><br>
><br>
>--<br>
><br>
>Rohini Kulkarni<br>
><br>
><br>
><br>
><br>
>--<br>
><br>
>Rohini Kulkarni<br>
<br>
--joel<br>
</blockquote></div>