<div dir="ltr"><div>Sir,</div><div><br></div><div>Thanks for your time and consideration. I was discussing this project with Gedare Sir and he guided me, how to proceed. </div><div>I am studying various things before proceeding with the code part but for now, I request you to please guide me what should be my next steps to work on this project under GSOC'18.  </div><div><br></div><div>Thanks and Regards</div><div>Abhinav Jain</div></div><div class="gmail_extra"><br><div class="gmail_quote">On Sun, Mar 4, 2018 at 10:48 AM, Hesham Almatary <span dir="ltr"><<a href="mailto:heshamelmatary@gmail.com" target="_blank">heshamelmatary@gmail.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><span class="">On Sun, Mar 4, 2018 at 10:20 AM, Joel Sherrill <<a href="mailto:joel@rtems.org">joel@rtems.org</a>> wrote:<br>
><br>
><br>
> On Mar 3, 2018 12:16 PM, "Abhinav Jain" <<a href="mailto:jainab.2009@gmail.com">jainab.2009@gmail.com</a>> wrote:<br>
><br>
> Sir/Madam,<br>
><br>
> I am Abhinav Jain, a second-year engineering student from Delhi, India. I<br>
> have been working in Linux Kernel Development, I have been writing small<br>
> drivers and have a good knowledge of the operating system.<br>
> I have been studying about Memory Protection project(ticket #2904) for<br>
> around a month and found it really interesting. I studied about POSIX, MMU<br>
> support in various other architecture and the memory protection APIs in<br>
> various operating systems.I have been discussing the same on the mailing<br>
> list.<br>
> I also solved an issue (#2522) around a week ago to gain some hands-on code.<br>
><br>
><br>
> Welcome aboard.<br>
><br>
><br>
> I would like to work on the Memory Protection project under GSOC 2018, so I<br>
> request you to please guide me regarding the steps to be followed.<br>
><br>
><br>
> Gedare conceived of what's there be so I cc'ed him. My recollection is that<br>
> there were specific things he wanted to change and when that was addressed,<br>
> providing support for arenas on multiple architecture is desirable<br>
><br>
</span>+1<br>
<br>
There might be an opportunity to port RTEMS to RISC-V's Supervisor<br>
Mode which will need MMU support (currently it only runs on M-Mode<br>
which doesn't have MMU). Both QEMU and Spike simulators support<br>
S-Mode.<br>
<div class="HOEnZb"><div class="h5"><br>
><br>
><br>
> Thanks and Regards<br>
> Abhinav Jain<br>
><br>
> ______________________________<wbr>_________________<br>
> devel mailing list<br>
> <a href="mailto:devel@rtems.org">devel@rtems.org</a><br>
> <a href="http://lists.rtems.org/mailman/listinfo/devel" rel="noreferrer" target="_blank">http://lists.rtems.org/<wbr>mailman/listinfo/devel</a><br>
><br>
><br>
><br>
> ______________________________<wbr>_________________<br>
> devel mailing list<br>
> <a href="mailto:devel@rtems.org">devel@rtems.org</a><br>
> <a href="http://lists.rtems.org/mailman/listinfo/devel" rel="noreferrer" target="_blank">http://lists.rtems.org/<wbr>mailman/listinfo/devel</a><br>
<br>
<br>
<br>
</div></div><span class="HOEnZb"><font color="#888888">--<br>
Hesham<br>
</font></span></blockquote></div><br></div>