<div dir="auto"><div><br><br><div class="gmail_quote"><div dir="ltr">On Fri, Feb 1, 2019, 7:04 AM Alan Cudmore <<a href="mailto:alan.cudmore@gmail.com">alan.cudmore@gmail.com</a> wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><div dir="ltr">I would like to see both R5 and A53 support. Having RTEMS on the R5 could allow it to be used for OpenAMP communication with the A53. Normally the OpenAMP port for the Xilinx board uses bare metal or FreeRTOS on the R5. </div></div></blockquote></div></div><div dir="auto"><br></div><div dir="auto">+1</div><div dir="auto"><br></div><div dir="auto"><div class="gmail_quote"><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><div dir="ltr"><div><br></div><div>For the A53, is there a reason for choosing Aarch32 vs Aarch64 for the RTEMS port?</div></div></div></blockquote></div></div><div dir="auto"><br></div><div dir="auto">The aarch64 port is not present yet. Just the tools build.</div><div dir="auto"><br></div><div dir="auto">Beyond that, I don't know of a good reason. </div><div dir="auto"><div class="gmail_quote"><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><div dir="ltr"><div><br></div><div>I hope we will see a future Beagle board based on the one of the Ti Sitara SoCs that has R5 and A53.</div><div><a href="http://www.ti.com/processors/sitara-arm/am6x-cortex-a53-r5/overview.html" target="_blank" rel="noreferrer">http://www.ti.com/processors/sitara-arm/am6x-cortex-a53-r5/overview.html</a></div></div></div></blockquote></div></div><div dir="auto"><br></div><div dir="auto">:)</div><div dir="auto"><br></div><div dir="auto">I expected between the government shutdown and weather, you would have finished the aarch64 port by now. /Sarcasm</div><div dir="auto"><br></div><div dir="auto">--joel</div><div dir="auto"><div class="gmail_quote"><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><div dir="ltr"><div><br></div><div><br></div><div>Alan</div><div><br></div></div></div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Wed, Jan 23, 2019 at 11:31 AM Joel Sherrill <<a href="mailto:joel@rtems.org" target="_blank" rel="noreferrer">joel@rtems.org</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left-width:1px;border-left-style:solid;border-left-color:rgb(204,204,204);padding-left:1ex"><div dir="ltr"><div dir="ltr"><div dir="ltr"><br></div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Wed, Jan 23, 2019 at 2:34 AM Sebastian Huber <<a href="mailto:sebastian.huber@embedded-brains.de" target="_blank" rel="noreferrer">sebastian.huber@embedded-brains.de</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left-width:1px;border-left-style:solid;border-left-color:rgb(204,204,204);padding-left:1ex">Hello,<br>
<br>
we will very likely soon work a BSP for the Xilinx Zynq UltraScale+ <br>
MPSoC platform:<br>
<br>
<a href="https://devel.rtems.org/ticket/3682" rel="noreferrer noreferrer" target="_blank">https://devel.rtems.org/ticket/3682</a><br>
<br>
Please let me know, if you are interested in support for the Cortex-R5 <br>
processors or AArch64 mode.<br></blockquote><div><br></div><div>We are currently working on a BSP for an R52 in a custom SoC. When</div><div>ready, it will be submitted. There will be a public qemu repo with support</div><div>for the SoC. Some of the ARM IP is a bit newer than what has drivers</div><div>in the tree. </div><div><br></div><div>--joel</div><div> </div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left-width:1px;border-left-style:solid;border-left-color:rgb(204,204,204);padding-left:1ex">
<br>
The development platform will be this evaluation kit:<br>
<br>
<a href="https://www.xilinx.com/products/boards-and-kits/zcu104.html" rel="noreferrer noreferrer" target="_blank">https://www.xilinx.com/products/boards-and-kits/zcu104.html</a><br>
<br>
-- <br>
Sebastian Huber, embedded brains GmbH<br>
<br>
Address : Dornierstr. 4, D-82178 Puchheim, Germany<br>
Phone   : +49 89 189 47 41-16<br>
Fax     : +49 89 189 47 41-09<br>
E-Mail  : <a href="mailto:sebastian.huber@embedded-brains.de" target="_blank" rel="noreferrer">sebastian.huber@embedded-brains.de</a><br>
PGP     : Public key available on request.<br>
<br>
Diese Nachricht ist keine geschäftliche Mitteilung im Sinne des EHUG.<br>
<br>
_______________________________________________<br>
devel mailing list<br>
<a href="mailto:devel@rtems.org" target="_blank" rel="noreferrer">devel@rtems.org</a><br>
<a href="http://lists.rtems.org/mailman/listinfo/devel" rel="noreferrer noreferrer" target="_blank">http://lists.rtems.org/mailman/listinfo/devel</a></blockquote></div></div></div>
_______________________________________________<br>
devel mailing list<br>
<a href="mailto:devel@rtems.org" target="_blank" rel="noreferrer">devel@rtems.org</a><br>
<a href="http://lists.rtems.org/mailman/listinfo/devel" rel="noreferrer noreferrer" target="_blank">http://lists.rtems.org/mailman/listinfo/devel</a></blockquote></div>
</blockquote></div></div></div>