<div dir="auto"><div><br><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Fri, Aug 9, 2019, 5:39 AM Hesham Almatary <<a href="mailto:heshamelmatary@gmail.com">heshamelmatary@gmail.com</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">Hi Joel,<br>
<br>
<br>
On Thu, 8 Aug 2019 at 14:34, Joel Sherrill <<a href="mailto:joel@rtems.org" target="_blank" rel="noreferrer">joel@rtems.org</a>> wrote:<br>
><br>
> Hi<br>
><br>
> If you are subscribed to the build@ mailing list, then you saw the flurry of test<br>
> results from over night. I built every variant and ran the test suite with RTEMS<br>
> debug on and off.  Here are some observations:<br>
><br>
> + rv64imafd only has one test pass<br>
I think you mean rv64imafd_medany by this? Which only has 1 test<br>
passing. Anyway, I had a look at your run command which provides<br>
--rtems-bsp=rv64imafd_medany_spike. However, rv64imafd BSP variant is<br>
the ones passed to the tester instead of rv64imafd_medany, which<br>
should definitely fail as the start address of this one is 0x70000000<br>
and Spike's default memory base t0 0x80000000.<br></blockquote></div></div><div dir="auto"><br></div><div dir="auto">Thanks for catching the typo. I have a script which distinguishes the same bsp on different simulators. </div><div dir="auto"><br></div><div dir="auto">Is the riscv support in upstream Qemu? I recall Jim Wilson mentioning it had been. If so, updating our Qemu in the RSB would be good. As it is now, there is no RSB Qemu with riscv</div><div dir="auto"><div class="gmail_quote"><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
<br>
> + rv64_iamd_medany only has one test pass<br>
> + Generally speaking, 17-19 tests failed or timed out on every variant with<br>
>    551-553 passing. It would be great for someone to mark the tests in the<br>
>    tcfg files as expected fails.<br>
><br>
> Hopefully this gives someone incentive to look into the failures.<br>
><br>
> I would also run them on qemu but I don't think we have an RSB recipe for a<br>
> Qemu with RISC-V support.<br>
><br>
> --joel<br>
<br>
<br>
<br>
--<br>
Hesham<br>
</blockquote></div></div></div>