<div dir="auto"><div><br><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Wed, Apr 8, 2020, 11:17 AM Richi Dubey <<a href="mailto:richidubey@gmail.com">richidubey@gmail.com</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><div dir="ltr"><div dir="ltr">Dear Dr. Bloom,<div><br></div><div>I understand. I would be more specific from next time. </div><div><br></div><div>When I ran sis with no multi-core option, the result came out same as when I ran it with -m 2 option, (To simulate the executable with 2 cores). And on reading sis manual, I understood it didn't support erc32 multiprocessing, now I know the reason was because erc32 is a single core processor.</div><div><br></div><div>I built erc32 on SPARC - RTEMS with --enable-smp option enabled. </div><div><br></div><div>On trying to run the debugger, sparc-rtems5-gdb [file], It doesnt not support the command " <span style="background-color:rgb(247,247,247);color:rgb(0,0,0);font-size:13px">tar sim -erc32" anymore(from </span><font color="#000000"><a href="https://devel.rtems.org/wiki/Debugging/sis" target="_blank" rel="noreferrer">https://devel.rtems.org/wiki/Debugging/sis</a>)</font><span style="font-size:13px;background-color:rgb(247,247,247);color:rgb(0,0,0)"> and I didn't know how to set a simulator as a target.</span></div><div></div></div></div></div></blockquote></div></div><div dir="auto">This page is outdated. It needs to be reviewed, relevant info moved to docs, and page content replaced by a pointer to the docs.</div><div dir="auto"><br></div><div dir="auto">This should be added as a SmallTask ticket. </div><div dir="auto"><br></div><div dir="auto"><div class="gmail_quote"><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><div dir="ltr"><div dir="ltr"><div><br></div><div>Thank you. <br></div></div></div></div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Wed, Apr 8, 2020 at 1:03 AM Gedare Bloom <<a href="mailto:gedare@rtems.org" target="_blank" rel="noreferrer">gedare@rtems.org</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">On Tue, Apr 7, 2020 at 1:30 PM Richi Dubey <<a href="mailto:richidubey@gmail.com" target="_blank" rel="noreferrer">richidubey@gmail.com</a>> wrote:<br>
><br>
> Hey everyone,<br>
><br>
> Can someone please help me out with running a smp testsuite on erc32(which uses SPARC instruction set). I tried using sis, but the -m option for multi core doesnt seem to work, as the sis readme says: "-m cores : Enable the number of cores (2 - 4) in a leon3 or RISC-V multi-processor system." and that sis supports:<br>
><br>
What do you mean it doesn't seem to work? What was broken/how do you<br>
know it was broken?<br>
<br>
How did you configure/build rtems?<br>
<br>
How did you invoke sis?<br>
<br>
What is the output of running sis?<br>
<br>
>  " sis is capable of emulating four different processor systems:<br>
>  ERC32 ERC32 SPARC V7 processor<br>
> LEON2 LEON2 SPARC V8 processor<br>
> LEON3 LEON3 SPARC V8 processor<br>
>  RISC-V RISC-V (RV32IMACFD) processor "<br>
><br>
> So if sis does not support multi-core for erc32 systems, what should I use to run a smp program on erc32?<br>
><br>
><br>
> _______________________________________________<br>
> devel mailing list<br>
> <a href="mailto:devel@rtems.org" target="_blank" rel="noreferrer">devel@rtems.org</a><br>
> <a href="http://lists.rtems.org/mailman/listinfo/devel" rel="noreferrer noreferrer" target="_blank">http://lists.rtems.org/mailman/listinfo/devel</a><br>
</blockquote></div>
</blockquote></div></div></div>