<div dir="ltr"><div dir="ltr"><br></div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Thu, Jul 23, 2020 at 7:25 AM Sebastian Huber <<a href="mailto:sebastian.huber@embedded-brains.de">sebastian.huber@embedded-brains.de</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">Hello,<br>
<br>
On 23/07/2020 07:52, <a href="mailto:smallphd@aliyun.com" target="_blank">smallphd@aliyun.com</a> wrote:<br>
> Hello，<br>
> I have a TI bsp which uses a ARM cortex A72 process. It has 4 cores <br>
> and MMU enabled.<br>
> So does rtems support SMP and MMU in such a platform?<br>
> After searching the mail and source code, I only find a cortex A53 <br>
> platform.<br>
<br>
AArch64 is currently not supported by RTEMS. Getting it to work in <br>
32-bit mode should be feasible using the existing RTEMS support, but <br>
there is no out of the box support for it.<br></blockquote><div><br></div><div>The xilinx-zynqmp BSP runs on aarch64 but using 32-bit mode.</div><div><br></div><div>--joel </div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">
<br>
_______________________________________________<br>
devel mailing list<br>
<a href="mailto:devel@rtems.org" target="_blank">devel@rtems.org</a><br>
<a href="http://lists.rtems.org/mailman/listinfo/devel" rel="noreferrer" target="_blank">http://lists.rtems.org/mailman/listinfo/devel</a></blockquote></div></div>