
<html><head><meta http-equiv="content-type" content="text/html; charset=UTF-8"><style>body { line-height: 1.5; }blockquote { margin-top: 0px; margin-bottom: 0px; margin-left: 0.5em; }div.foxdiv20200724090919248707 { }body { font-size: 10.5pt; font-family: 微软雅黑; color: rgb(0, 0, 0); line-height: 1.5; }</style></head><body>

<div><span></span><div>32-bit mode is OK.</div><div>Does it fully support SMP and MMU in this bsp?</div></div>

<div><br></div><hr style="width: 210px; height: 1px;" color="#b5c4df" size="1" align="left">

<div><span><div style="MARGIN: 10px; FONT-FAMILY: verdana; FONT-SIZE: 10pt"><div>smallphd@aliyun.com</div></div></span></div>

<blockquote style="margin-top: 0px; margin-bottom: 0px; margin-left: 0.5em;"><div> </div><div style="border:none;border-top:solid #B5C4DF 1.0pt;padding:3.0pt 0cm 0cm 0cm"><div style="PADDING-RIGHT: 8px; PADDING-LEFT: 8px; FONT-SIZE: 12px;FONT-FAMILY:tahoma;COLOR:#000000; BACKGROUND: #efefef; PADDING-BOTTOM: 8px; PADDING-TOP: 8px"><div><b>From:</b> <a href="mailto:joel@rtems.org">Joel Sherrill</a></div><div><b>Date:</b> 2020-07-24 00:14</div><div><b>To:</b> <a href="mailto:sebastian.huber@embedded-brains.de">Sebastian Huber</a></div><div><b>CC:</b> <a href="mailto:smallphd@aliyun.com">smallphd@aliyun.com</a>; <a href="mailto:devel@rtems.org">devel</a></div><div><b>Subject:</b> Re: Is rtems available on a 4-cores cortex A72 (ARM-v8a) bsp?</div></div></div><div><div class="FoxDiv20200724090919248707"><div dir="ltr"><div dir="ltr"><br></div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Thu, Jul 23, 2020 at 7:25 AM Sebastian Huber <<a href="mailto:sebastian.huber@embedded-brains.de">sebastian.huber@embedded-brains.de</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin: 0px 0px 0px 0.8ex; border-left-width: 1px; border-left-style: solid; border-left-color: rgb(204, 204, 204); padding-left: 1ex;">Hello,<br>

<br>

On 23/07/2020 07:52, <a href="mailto:smallphd@aliyun.com" target="_blank">smallphd@aliyun.com</a> wrote:<br>

> Hello，<br>

> I have a TI bsp which uses a ARM cortex A72 process. It has 4 cores <br>

> and MMU enabled.<br>

> So does rtems support SMP and MMU in such a platform?<br>

> After searching the mail and source code, I only find a cortex A53 <br>

> platform.<br>

<br>

AArch64 is currently not supported by RTEMS. Getting it to work in <br>

32-bit mode should be feasible using the existing RTEMS support, but <br>

there is no out of the box support for it.<br></blockquote><div><br></div><div>The xilinx-zynqmp BSP runs on aarch64 but using 32-bit mode.</div><div><br></div><div>--joel </div><blockquote class="gmail_quote" style="margin: 0px 0px 0px 0.8ex; border-left-width: 1px; border-left-style: solid; border-left-color: rgb(204, 204, 204); padding-left: 1ex;">

<br>

_______________________________________________<br>

devel mailing list<br>

<a href="mailto:devel@rtems.org" target="_blank">devel@rtems.org</a><br>

<a href="http://lists.rtems.org/mailman/listinfo/devel" rel="noreferrer" target="_blank">http://lists.rtems.org/mailman/listinfo/devel</a></blockquote></div></div>

</div></div></blockquote>

</body></html>