<div dir="ltr">Hi<div><br></div><div>Is a BSP for this feasible? If it is feasible, is is a GSoC size project?</div><div><br></div><div>It is an M0+ with 264k SRAM. Although I'm not sure what six independent banks does to the amount of RAM for programs?</div><div><br></div><div><a href="https://www.raspberrypi.org/products/raspberry-pi-pico/">https://www.raspberrypi.org/products/raspberry-pi-pico/</a><br></div><div><br></div><div>I can see the M0+ support in RTEMS being a broad issue and the memory layout being another but the datasheet seems to show the memory as one block:<br><br><a href="https://datasheets.raspberrypi.org/rp2040/rp2040_datasheet.pdf">https://datasheets.raspberrypi.org/rp2040/rp2040_datasheet.pdf</a><br></div><div><br></div><div>Feature list:</div><div><br></div><div>Dual ARM Cortex-M0+ @ 133MHz<br></div><div>264kB on-chip SRAM in six independent banks<br>Support for up to 16MB of off-chip Flash memory via dedicated QSPI bus<br>DMA controller<br>Fully-connected AHB crossbar<br>Interpolator and integer divider peripherals<br>On-chip programmable LDO to generate core voltage<br>2 on-chip PLLs to generate USB and core clocks<br>30 GPIO pins, 4 of which can be used as analog inputs<br>Peripherals<br>2 UARTs<br>2 SPI controllers<br>2 I2C controllers<br>16 PWM channels<br>USB 1.1 controller and PHY, with host and device support<br>8 PIO state machines<br></div><div><br></div><div>Not our problem but I don't see obvious details on hooking up a JTAG but if someone does a BSP, that will be an issue.</div><div>--joel</div><div><br></div></div>