<meta http-equiv="Content-Type" content="text/html; charset=utf-8"><div dir="ltr"><div dir="ltr"></div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Tue, Nov 1, 2022 at 4:23 PM Chris Johns <<a href="mailto:chrisj@rtems.org">chrisj@rtems.org</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">On 2/11/2022 8:15 am, Kinsey Moore wrote:<br>
> On Tue, Nov 1, 2022 at 3:59 PM Chris Johns <<a href="mailto:chrisj@rtems.org" target="_blank">chrisj@rtems.org</a><br>
> <mailto:<a href="mailto:chrisj@rtems.org" target="_blank">chrisj@rtems.org</a>>> wrote:<br>
> <br>
>     On 2/11/2022 5:38 am, Kinsey Moore wrote:> +#ifdef<br>
>     BSP_XILINX_ZYNQMP_MGMT_UART_BASE<br>
>     > +/**<br>
>     > + * @brief Zynq UltraScale+ MPSoC specific set up of a management console.<br>
>     > + *<br>
>     > + * The ZynqMP SoC's programmable logic can provide a serial interface for<br>
>     system<br>
>     > + * management which may need special initialization. Provide in the<br>
>     application<br>
>     > + * to override the defaults in the BSP.<br>
>     > + */<br>
> <br>
>     I am not comfortable with PL implementation dependences for specific hardware<br>
>     being added to the generic BSP code. The Zynq, ZymqMP and Versal have so far<br>
>     only referenced the hard IP.<br>
> <br>
>     Is the PL project and implementation for the PL logic openly available?<br>
> <br>
> Unfortunately, not as far as I'm aware. The management interface is guaranteed<br>
> to exist as a 16550 UART on all variants of the system and, from the RTEMS<br>
> perspective, the PL is a locked/hard part of the system.<br>
<br>
The PL is anything but hard, it is a feature of the device.<br></blockquote><div><br></div><div>In a general sense, yes. In this particular implementation it is guaranteed to be there because it is critical to system functionality. <br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">
<br>
>     The hardware requires I request a data sheet from the manufacturer and that<br>
>     makes keeping this code in our open repo difficult.<br>
> <br>
> I understand. The unfortunate part of this is that RTEMS isn't usable on this<br>
> platform beyond a couple of seconds without pushing off the system watchdog via<br>
> the 16550 UART. I have automated the watchdog parameter manipulation externally<br>
> for testing purposes, but a system running outside that harness would encounter<br>
> problems with many tests in the testsuite.<br>
<br>
I am not sure I am following. Have they wired a watchdog to accessing the UART?<br></blockquote><div><br></div><div>The management UART talks to a system controller that manages watchdog functionality among other things. Internal access can configure or pet the watchdog. The current default code sets the watchdog timers to effectively infinity so they don't trip while tests are run.</div><div><br></div><div>Kinsey <br></div></div></div>