<div dir="auto">I'm going to say enthusiastically yes.<div dir="auto"><br></div><div dir="auto">I suspect that other boards will be very similar so this is likely a good basis to go from. </div><div dir="auto"><br></div><div dir="auto">If you have links where it is actually for sale and not just described, that would be great.</div><div dir="auto"><br></div><div dir="auto">Chris would likely encourage you to post rtems-tester results. :)</div><div dir="auto"><br></div>And perhaps we can reach out and let them know RTEMS is available on their hardware. Chris might enjoy poking that bear. lol<br><br><div class="gmail_quote" dir="auto"><div dir="ltr" class="gmail_attr">On Thu, Dec 1, 2022, 1:46 PM Alan Cudmore <<a href="mailto:alan.cudmore@gmail.com" target="_blank" rel="noreferrer">alan.cudmore@gmail.com</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">Hi,<br>
I have been working on a basic BSP for the Kendryte K210 RISC-V CPU,<br>
and I was wondering if the community members would like me to submit<br>
it.<br>
The Kendryte K210 is a dual core 64 bit RISC-V processor with a wealth<br>
of peripheral I/O, a built-in AI NPU, and 8 Megabytes of on-chip SRAM.<br>
I like it because it is one of the lowest cost RISC-V CPUs available,<br>
and it appears to run RTEMS well.<br>
In addition, my BSP works on the K210 model on the <a href="http://renode.io" rel="noreferrer noreferrer noreferrer" target="_blank">renode.io</a><br>
simulator. I believe it would work on QEMU, but it is very close to<br>
the rv64imafdc_medany riscv BSP variant.<br>
The changes consist of:<br>
- A new riscv/riscv variant and associated build option files<br>
- A new DTB header, since the DTB is included in the BSP similar to<br>
the polarfire BSP<br>
- Some code to detect the frequency in bspstart.c<br>
- A new header file for the k210<br>
Because the console uses the same sifive uart as the frdme310arty BSP,<br>
I factored that out so the Sifive UART can be used in multiple BSP<br>
variants. It is able to use the existing timer and interrupt code.<br>
<br>
In addition to the <a href="http://renode.io" rel="noreferrer noreferrer noreferrer" target="_blank">renode.io</a> simulator, I have run it on the following boards:<br>
- Sipeed MAIX Bit<br>
- Sipeed MAIXduino (arduino form factor board with ESP32)<br>
- Sipeed Grove AI hat for Raspberry Pi<br>
<br>
Potential negatives:<br>
- I do not have a BSD licensed device tree source, I created the<br>
device tree binary from the u-boot distribution. Is it OK to just<br>
include the device tree binary (similar to the microblaze)?<br>
- The availability of these boards has not been as good for the last<br>
year or so, but you can still find them at a relatively low cost. The<br>
Sipeed company seems to be focusing on another low cost RISC-V SoC,<br>
which is very interesting as well: The Bouffalo Lab BL808 (example<br>
here:<br>
<a href="https://wiki.pine64.org/wiki/Ox64" rel="noreferrer noreferrer noreferrer" target="_blank">https://wiki.pine64.org/wiki/Ox64</a>)<br>
<br>
Is this worth submitting? I don't want to clutter up the tree with<br>
devices that may become obsolete - we could focus on the upcoming<br>
round of low cost RISC-V SoCs like the BL808.<br>
I don't have a specific application I am using it for, but I used it<br>
as a very inexpensive way to learn RISC-V on a real board. It may be<br>
of some value to integrate additional peripheral support including the<br>
AI NPU.<br>
<br>
If anyone is interested, I can submit the patches or even provide a<br>
branch on github.<br>
<br>
Thanks,<br>
Alan<br>
_______________________________________________<br>
devel mailing list<br>
<a href="mailto:devel@rtems.org" rel="noreferrer noreferrer" target="_blank">devel@rtems.org</a><br>
<a href="http://lists.rtems.org/mailman/listinfo/devel" rel="noreferrer noreferrer noreferrer" target="_blank">http://lists.rtems.org/mailman/listinfo/devel</a><br>
</blockquote></div></div>