<div dir="ltr"><div class="gmail_default" style="font-family:trebuchet ms,sans-serif;font-size:small;color:#0b5394">Hi,  I'm trying to summerize those steps and put the workflow on a diagram. Attached to this mail , the diagram that I made , Tell me if it's ok or I have to add or delete something. </div><div class="gmail_default" style="font-family:trebuchet ms,sans-serif;font-size:small;color:#0b5394"><br></div><div class="gmail_default" style="font-family:trebuchet ms,sans-serif;font-size:small;color:#0b5394">I Think a diagram will help for understanding , when we try for the first time to use RTEMS. </div><div class="gmail_default" style="font-family:trebuchet ms,sans-serif;font-size:small;color:#0b5394"><br></div><div class="gmail_default" style="font-family:trebuchet ms,sans-serif;font-size:small;color:#0b5394">Thank you. </div></div><div class="gmail_extra"><br clear="all"><div><div class="gmail_signature"><div dir="ltr"><div><div dir="ltr"><div dir="ltr"><div dir="ltr"><div><font face="verdana, sans-serif" color="#073763">________<br></font></div><div><font face="verdana, sans-serif" color="#073763"><br></font></div><font face="verdana, sans-serif" color="#073763"><b>Badr EL HIOUEL</b> </font><div><div><font face="verdana, sans-serif" color="#073763">Mail :<a href="mailto:elh.badr@gmail.com" target="_blank"> elh.badr@gmail.com</a></font></div><div><br></div></div></div></div></div></div></div></div></div>
<br><div class="gmail_quote">2016-03-24 10:26 GMT+01:00 Badr El Hiouel <span dir="ltr"><<a href="mailto:elh.badr@gmail.com" target="_blank">elh.badr@gmail.com</a>></span>:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><div class="gmail_default" style="font-family:trebuchet ms,sans-serif;font-size:small;color:#0b5394">Thank you Jan for the help. </div><div class="gmail_default" style="font-family:trebuchet ms,sans-serif;font-size:small;color:#0b5394"><br></div><div class="gmail_default" style="font-family:trebuchet ms,sans-serif;font-size:small;color:#0b5394">In the Zedboard's lab they did the same thing , they didn't create a new standalone bsp for the FSBL. <br></div><div class="gmail_default" style="font-family:trebuchet ms,sans-serif;font-size:small;color:#0b5394">I did again the steps to build testsuites with rtems ( I tought that the probleme maybe come from my file.elf ) and it still don't work. </div><div class="gmail_default" style="font-family:trebuchet ms,sans-serif;font-size:small;color:#0b5394"><br></div><div class="gmail_default" style="font-family:trebuchet ms,sans-serif;font-size:small;color:#0b5394">Can anybody please tell us how to launch Rtems demos application on the Zynq ? </div><div class="gmail_extra"><br></div><div class="gmail_extra"><div class="gmail_default" style="font-family:'trebuchet ms',sans-serif;font-size:small;color:rgb(11,83,148)">​Thank you ​</div><span class=""><br clear="all"><div><div><div dir="ltr"><div><div dir="ltr"><div dir="ltr"><div dir="ltr"><div><font face="verdana, sans-serif" color="#073763">________<br></font></div><div><font face="verdana, sans-serif" color="#073763"><br></font></div><font face="verdana, sans-serif" color="#073763"><b>Badr EL HIOUEL</b> </font><div><div><font face="verdana, sans-serif" color="#073763">Mail :<a href="mailto:elh.badr@gmail.com" target="_blank"> elh.badr@gmail.com</a></font></div><div><br></div></div></div></div></div></div></div></div></div>
<br></span><div><div class="h5"><div class="gmail_quote">2016-03-23 18:21 GMT+01:00 Jan Sommer <span dir="ltr"><<a href="mailto:soja-lists@aries.uberspace.de" target="_blank">soja-lists@aries.uberspace.de</a>></span>:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><span>Am 2016-03-23 14:19, schrieb Badr El Hiouel:<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Thank you Chris and Jan for your clarifications, its very helpful.<br>
<br>
Jan, I found the lab you talked about. I had the zedboard version and I did<br>
the same steps but it did'nt work.<br>
<br>
What I did is to create a hello application + zynq design (from the lab) +<br>
generate the FSBL + Xilinx bsp standalone  and then in the option of create<br>
zynq boot image I changed the hello.elf by ticker.elf. Then , I did program<br>
flash and it went fine. but when using Tera Ter ( terminal ) with<br>
115200/8/n/1/n , I have nothing shown in the window ( The LED Done is blue<br>
and I clicked on BTN7) so I guess that what I did is not working.<br>
</blockquote>
<br></span>
I just checked it with my setup. In contrast to Figure 1 of tutorial 4 I didn't use the "Create New" option, but "Use existing" and chose the standalone_bsp_0.<br>
I followed through with the flash programming and the program ran  after I pressed the reset button.<span><br>
<br>
<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Do you have a solution to how to use an elf file or how to port Rtems demos to the<br>
board in general ?<br>
<br>
</blockquote>
<br></span>
Well, for us RTEMS on the Zync doesn't have high priority atm, so I only spend some time here or there fiddling with it.<br>
Chris made some good points I wasn't aware of (I will have to do some more research to understand everything) and I will see how that applies to us when I find the time, but there's nothing concrete from my side.<br>
<br>
Cheers,<br>
<br>
   Jan<br>
<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><span>
There is this xilinx<br>
​tutorial<br>
<a href="http://www.xilinx.com/support/documentation/sw_manuals/xilinx2015_4/SDK_Doc/SDK_concepts/concept_faq_debugelfusingsdkwithoutproject.html" rel="noreferrer" target="_blank">http://www.xilinx.com/support/documentation/sw_manuals/xilinx2015_4/SDK_Doc/SDK_concepts/concept_faq_debugelfusingsdkwithoutproject.html</a><br>
​<br>
But when doing this I can<br>
​'​<br>
t create a boot image.<br>
<br>
​Thank you for your help. ​<br>
<br></span>
*Badr *<div><div><br>
<br>
2016-03-23 4:40 GMT+01:00 Chris Johns <<a href="mailto:chrisj@rtems.org" target="_blank">chrisj@rtems.org</a>>:<br>
<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
On 22/03/2016 21:16, Jan Sommer wrote:<br>
<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Then you have the bsp in the Xilinx context. The Zync CPU consists of an<br>
ARM-CPU and an FPGA. In order to run any application on the CPU you also<br>
have to configure the FPGA, which you do with the bsp and the FSBL from<br>
the Xilinx-toolchain.<br>
I don't know too much about that configuration so far. I simply followed<br>
the tutorial where the FPGA is mainly responsible to connect the CPU to<br>
the RAM.<br>
<br>
</blockquote>
<br>
The Xilinx BSP code is installed as part of the SDK and is available for<br>
you to use and review. Check the license as it does not allow you to make<br>
that code public.<br>
<br>
When you create an SDK "application" various parts of the SDK BSP code is<br>
copied into your work area and built. What is copied depends on the type of<br>
application you create. There is a nasty gota here. If you need to edit the<br>
BSP code, for example to change the default PHY mode for the GigE MAC to<br>
support an STP interface the SDK notices and kindly refreshes the copy from<br>
the original without saying a word about it. You can argue this is all ok<br>
except the Xilinx SDK BSP has bugs, for example the BSP ethernet driver for<br>
the Zynq cannot operate close to gigbit speeds. Do you need to update the<br>
original code in the SDK? How do you configuration manage this with a team<br>
of users? The SDK does make nice sample app videos.<br>
<br>
Another simple test is to compile some of the Xilinx BSP code with the<br>
RTEMS compiler which is a newer version of gcc and watch the warnings.<br>
<br>
For me the important issue with the Xilinx hardware tools and SDK is their<br>
close integration. The hardware designer tools and the SDK versions need to<br>
match. If your FGPA design team need a new version to resolve an issue the<br>
SDK needs to upgrade. What if the newer SDK has an issue? You are wedged.<br>
This interaction works both directions.<br>
<br>
My approach to the Zynq is to keep the hardware design work-flow for the<br>
FPGA team completely detached from the software work-flow. This means<br>
software and hardware can each control and manage the versions of the tools<br>
they need to complete the work they need to do.<br>
<br>
Further to this I suggest taking a sample of the FSBL code from the SDK<br>
and creating a separate custom project and lock it down. Then build this<br>
code with the RTEMS compiler. The means the project only need to<br>
configuration manage the hardware design tools and the RTEMS tools. The<br>
only wrinkle in this is `bootgen` from the SDK and I hope one day an open<br>
source version appears.<br>
<br>
There is a side effect of this and that is loading the bitfile which the<br>
SDK magically embeds in the FSBL. I have RTEMS load the bitfile from SD or<br>
flash. I consider the Xilinx documented single image with the FSBL, bitfile<br>
and the application as a configuration nightmare and a bricking risk. IMO<br>
even the golden images that can be supported by the Zynq's BootROM code can<br>
have issues. I use [1] to load RTEMS from a JFFS2 from my hacked FSBL.<br>
<br>
Finally an unrelated note, there is hidden requirement for the FSBL<br>
structure, coding etc. A Zynq as a PCI Express device needs to load the<br>
bitfile and boot in under 100msecs or it misses the PCI express host probes<br>
and it not seen.<br>
<br>
Chris<br>
<br>
[1] <a href="https://ftp.rtems.org/pub/rtems/people/chrisj/jffs2-boot/" rel="noreferrer" target="_blank">https://ftp.rtems.org/pub/rtems/people/chrisj/jffs2-boot/</a><br>
<br>
</blockquote></div></div></blockquote>
</blockquote></div><br></div></div></div></div>
</blockquote></div><br></div>